Perbedaan Arsitektur CISC dan RISC

RISC

Sejarah

Reduced Instruction Set Computing (RISC) atau “Komputasi set instruksi yang disederhanakan” pertama kali digagas oleh John Cocke, peneliti dari IBM di Yorktown, New York pada tahun 1974 saat ia membuktikan bahwa sekitar 20% instruksi pada sebuah prosesor ternyata menangani sekitar 80% dari keseluruhan kerjanya. Komputer pertama yang menggunakan konsep RISC ini adalah IBM PC/XT pada era 1980-an. Istilah RISC sendiri pertama kali dipopulerkan oleh David Patterson, pengajar pada University of California di Berkely.

Definisi

RISC, yang jika diterjemahkan berarti “Komputasi Kumpulan Instruksi yang Disederhanakan”, merupakan sebuah arsitektur komputer atau arsitektur komputasi modern dengan instruksi-instruksi dan jenis eksekusi yang paling sederhana. Arsitektur ini digunakan pada komputer dengan kinerja tinggi, seperti komputer vektor. Selain digunakan dalam komputer vektor, desain ini juga diimplementasikan pada prosesor komputer lain, seperti pada beberapa mikroprosesor Intel 960, Itanium (IA64) dari Intel Corporation, Alpha AXP dari DEC, R4x00 dari MIPS Corporation, PowerPC dan Arsitektur POWER dari International Business Machine. Selain itu, RISC juga umum dipakai pada Advanced RISC Machine (ARM) dan StrongARM (termasuk di antaranya adalah Intel XScale), SPARC dan UltraSPARC dari Sun Microsystems, serta PA-RISC dari Hewlett-Packard.

Selain RISC, desain Central Processing Unit yang lain adalah CISC (Complex Instruction Set Computing), yang jika diterjemahkan ke dalam Bahasa Indonesia berarti Komputasi Kumpulan Instruksi yang kompleks atau rumit.

CISC

Definisi

Complex instruction-set computing atau Complex Instruction-Set Computer (CISC; “Kumpulan instruksi komputasi kompleks”) adalah sebuah arsitektur dari set instruksi dimana setiap instruksi akan menjalankan beberapa operasi tingkat rendah, seperti pengambilan dari memory, operasi aritmetika, dan penyimpanan ke dalam memory, semuanya sekaligus hanya di dalam sebuah instruksi. Karakteristik CISC dapat dikatakan bertolak-belakang dengan RISC.

Sebelum proses RISC didesain untuk pertama kalinya, banyak arsitek komputer mencoba menjembatani celah semantik”, yaitu bagaimana cara untuk membuat set-set instruksi untuk mempermudah pemrograman level tinggi dengan menyediakan instruksi “level tinggi” seperti pemanggilan procedure, proses pengulangan dan mode-mode pengalamatan kompleks sehingga struktur data dan akses array dapat dikombinasikan dengan sebuah instruksi. Karakteristik CISC yg “sarat informasi” ini memberikan keuntungan di mana ukuran program-program yang dihasilkan akan menjadi relatif lebih kecil, dan penggunaan memory akan semakin berkurang. Karena CISC inilah biaya pembuatan komputer pada saat itu (tahun 1960) menjadi jauh lebih hemat.

Memang setelah itu banyak desain yang memberikan hasil yang lebih baik dengan biaya yang lebih rendah, dan juga mengakibatkan pemrograman level tinggi menjadi lebih sederhana, tetapi pada kenyataannya tidaklah selalu demikian. Contohnya, arsitektur kompleks yang didesain dengan kurang baik (yang menggunakan kode-kode mikro untuk mengakses fungsi-fungsi hardware), akan berada pada situasi di mana akan lebih mudah untuk meningkatkan performansi dengan tidak menggunakan instruksi yang kompleks (seperti instruksi pemanggilan procedure), tetapi dengan menggunakan urutan instruksi yang sederhana.

Satu alasan mengenai hal ini adalah karena set-set instruksi level-tinggi, yang sering disandikan (untuk kode-kode yang kompleks), akan menjadi cukup sulit untuk diterjemahkan kembali dan dijalankan secara efektif dengan jumlah transistor yang terbatas. Oleh karena itu arsitektur -arsitektur ini memerlukan penanganan yang lebih terfokus pada desain prosesor. Pada saat itu di mana jumlah transistor cukup terbatas, mengakibatkan semakin sempitnya peluang ditemukannya cara-cara alternatif untuk optimisasi perkembangan prosesor. Oleh karena itulah, pemikiran untuk menggunakan desain RISC muncul pada pertengahan tahun 1970 (Pusat Penelitian Watson IBM 801 – IBMs)

Contoh-contoh prosesor CISC adalah System/360, VAX, PDP-11, varian Motorola 68000 , dan CPU AMD dan Intel x86.

Istilah RISC dan CISC saat ini kurang dikenal, setelah melihat perkembangan lebih lanjut dari desain dan implementasi baik CISC dan CISC. Implementasi CISC paralel untuk pertama kalinya, seperti 486 dari Intel, AMD, Cyrix, dan IBM telah mendukung setiap instruksi yang digunakan oleh prosesor-prosesor sebelumnya, meskipun efisiensi tertingginya hanya saat digunakan pada subset x86 yang sederhana (mirip dengan set instruksi RISC, tetapi tanpa batasan penyimpanan/pengambilan data dari RISC). Prosesor-prosesor modern x86 juga telah menyandikan dan membagi lebih banyak lagi instruksi-instruksi kompleks menjadi beberapa “operasi-mikro” internal yang lebih kecil sehingga dapat instruksi-instruksi tersebut dapat dilakukan secara paralel, sehingga mencapai performansi tinggi pada subset instruksi yang lebih besar.

Contoh-contoh prosesor CISC adalah System/360, VAX, PDP-11, varian Motorola 68000 , dan CPU AMD dan Intel x86.

Istilah RISC dan CISC saat ini kurang dikenal, setelah melihat perkembangan lebih lanjut dari desain dan implementasi baik CISC dan CISC. Implementasi CISC paralel untuk pertama kalinya, seperti 486 dari Intel, AMD, Cyrix, dan IBM telah mendukung setiap instruksi yang digunakan oleh prosesor-prosesor sebelumnya, meskipun efisiensi tertingginya hanya saat digunakan pada subset x86 yang sederhana (mirip dengan set instruksi RISC, tetapi tanpa batasan penyimpanan/pengambilan data dari RISC). Prosesor-prosesor modern x86 juga telah menyandikan dan membagi lebih banyak lagi instruksi-instruksi kompleks menjadi beberapa “operasi-mikro” internal yang lebih kecil sehingga dapat instruksi-instruksi tersebut dapat dilakukan secara paralel, sehingga mencapai performansi tinggi pada subset instruksi yang lebih besar.

RISC

Konsep RISC didefinisikan pertama kali oleh IBM Fellow John Cocke pada tahun 1974. Menurut definisi ini RISC memiliki beberapa karakteristik dasar :

• Arsitektur sederhana dengan set instruksi mesin yang dioptimalkan

Set instruksi hanay berisikan operasi dasar ( kurang dari 100 instruksi dan panjangnya tetap) untuk mengurangi kompleksitas dari penter-jemah instruksi (instruction decoder). Sehingga CPU dapat meng-eksekusinya dengan kecepatan maksimum dan lebih efisien. Perang-kat lunak membuat operasi komplek dengan mengkombinasikan beberapa instruksi mesin sederhana.

• Kecepatan eksekusi instruksi yang tinggi

Tujuan dari arsitektur RISC adalah untuk dapat dieksekusi dengan cepat.

• Optimalisasi penggunaan kompilasi

Unjuk kerja arsitektur RISC sangat tergantung pada optimalisasi kompilator. Untuk itu kompilator harus dapat mengeksplorasi arsitektur hardware dengan menyusun urutan instruksi yang dapat mengambil kelebihan dari kemampuan dan unjuk kerja processor.

• Arsitektur load/store

Dalam arsitektur RISC akses memori dipisahkan dari manipulasi data sehingga CPU tidak terhambat oleh kelambatan memori. Data di muatkan (prefetched) pada register dan instruksi hanya bekerja dengan register.

Sebagai perbandingan, CISC mencoba untuk mengurangi jumlah instruksi pada program sedangkan RISC mencoba mengurangi siklus instruksi

Perbedaan antara RISC dengan CISC

CISC   RISC

Penekanan pada

perangkat keras           Penekanan pada

perangkat lunak

Termasuk instruksi

kompleks multi-clock  Single-clock, hanya

sejumlah kecil instruksi

Memori-ke-memori:

“LOAD” dan “STORE”

saling bekerjasama      Register ke register:

“LOAD” dan “STORE”

adalah instruksi2 terpisah

Ukuran kode kecil,

kecepatan rendah        Ukuran kode besar,

kecepatan (relatif) tinggi

Transistor digunakan untuk

menyimpan instruksi2

kompleks         Transistor banyak dipakai

untuk register memori

Prosesor RISC hanya menggunakan instruksi-instruksi sederhana yang bisa dieksekusi dalam satu siklus. Dengan demikian, instruksi ‘MULT’ sebagaimana dijelaskan sebelumnya dibagi menjadi tiga instruksi yang berbeda, yaitu “LOAD”, yang digunakan untuk memindahkan data dari memori ke dalam register, “PROD”, yang digunakan untuk melakukan operasi produk (perkalian) dua operan yang berada di dalam register (bukan yang ada di memori) dan “STORE”, yang digunakan untuk memindahkan data dari register kembali ke memori. Berikut ini adalah urutan instruksi yang harus dieksekusi agar yang terjadi sama dengan instruksi “MULT” pada prosesor RISC (dalam 4 baris bahasa mesin):

LOAD A, 2:3

LOAD B, 5:2

PROD A, B

STORE 2:3, A

Awalnya memang kelihatan gak efisien iya khan? Hal ini dikarenakan semakin banyak baris instruksi, semakin banyak lokasi RAM yang dibutuhkan untuk menyimpan instruksi-instruksi tersebut. Kompailer juga harus melakukan konversi dari bahasa tingkat tinggi ke bentuk kode instruksi 4 baris tersebut.

strategi pada RISC memberikan beberapa kelebihan. Karena masing-masing instruksi hanya membuthukan satu siklus detak untuk eksekusi, maka seluruh program (yang sudah dijelaskan sebelumnya) dapat dikerjakan setara dengan kecepatan dari eksekusi instruksi “MULT”. Secara perangkat keras, prosesor RISC tidak terlalu banyak membutuhkan transistor dibandingkan dengan CISC, sehingga menyisakan ruangan untuk register-register serbaguna (general purpose registers). Selain itu, karena semua instruksi dikerjakan dalam waktu yang sama (yaitu satu detak), maka dimungkinkan untuk melakukan pipelining.

Memisahkan instruksi “LOAD” dan “STORE” sesungguhnya mengurangi kerja yang harus dilakukan oleh prosesor. Pada CISC, setelah instruksi “MULT” dieksekusi, prosesor akan secara otomatis menghapus isi register, jika ada operan yang dibutuhkan lagi untuk operasi berikutnya, maka prosesor harus menyimpan-ulang data tersebut dari memori ke register. Sedangkan pada RISC, operan tetap berada dalam register hingga ada data lain yang disimpan ke dalam register yang bersangkutan.

Persamaan untuk kerja (PEFORMANCE)

Persamaan berikut biasa digunakan sebagai ukuran unjuik kerja suatu komputer :

Time/Program = Time/Cycle x cycles/Instruction x instructions/Program

Pendekatan CISC bertujuan untuk meminimalkan jumlah instruksi per program,dengan cara mengorbankan kecepatan eksekusi sekian siklus/detik. Sedangkan RISC bertolak belakang,tujuannya mengurangi jumlah siklus/detik setiap instruksi dibayar dengan bertambahnya jumlah instruksi per program

Penghadang jalan (Roadblocks) RISC

Walaupun pemrosesan berbasis RISC memiliki beberapa kelebihan, dibutuhkan waktu kurang lebih 10 tahunan mendapatkan kedudukan di dunia

komersil. Hal ini dikarenakan kurangnya dukungan perangkat lunak.

Walaupun Apple’s Power Macintosh menggunakan chip berbasis RISC dan Windows NT adalah kompatibel RISC, Windows 3.1 dan Windows 95 dirancang berdasarkan prosesor CISC Banyak perusahaan segan untuk masuk ke dalam

dunia teknologi RISC. Tanpa adanya ketertarikan komersil, pengembang prosesor RISC tidak akan mampu memproduksi chip RISC dalam jumlah besar sedemikian hingga harganya bisa kompetitif.Kemerosotan juga disebabkan

munculnya Intel, walaupun chip-chip CISC mereka semakin susah digunakan dan sulit dikembangkan Intel memiliki sumberdaya untuk menjajagi dan melakukan berbagai macam pengembangan dan produksi prosesor-prosesor yang ampuh. Walaupun prosesor RISC lebih unggul dibanding Intel dalam beberapa area, perbedaan tersebut kurang kuat untuk mempengaruhi pembeli agar merubah teknologi yang digunakan.

Keunggulan RISC

Saat ini, hanya Intel x86 satu-satunya chip yang bertahan menggunakan arsitektur CISC. Hal ini terkait dengan adanya kemajuan teknologi komputer pada sektor lain. Harga RAM turun secara dramatis. Pada tahun 1977, DRAM ukuran

1MB berharga %5,000, sedangkan pada tahun 1994 harganya menjadi sekitar $6. Teknologi kompailer juga semakin canggih, dengan demikian RISC yang

menggunakan RAM dan perkembangan perangkat lunak menjadi semakin banyak ditemukan.

KETERANGAN TENTANG MULT 2:3, 5:2

MULT dalam hal ini lebih dikenal sebagai “complex instruction”, atau instruksi yang kompleks. Bekerja secara langsung melalui memori komputer dan tidak memerlukan instruksi lain seperti fungsi baca maupun menyimpan. Satu kelebihan dari sistem ini adalah kompailer hanya menerjemahkan instruksi-instruksi bahasa

tingkat-tinggi ke dalam sebuah bahasa mesin. Karena panjang kode instruksi relatif pendek, hanya sedikit saja dari RAM yang digunakan untuk menyimpan instruksi-instruksi tersebut.

CISC

Contoh mikroprosesor dengan arsitektur CISC adalah Intel 8088, 8085, 8086, Zilog Z-80 CPU, NS 32016, MC6800. Karena jumlah instruksi lebih banyak jenis dan ragamnya maka kelemahan CISC terletak pada sulitnya mengembangkan interpreter dan kompiler.

RISC

Merupakan arsitektur instruction set yang menekankan kepada kesederhanaan instruksi “bekerja sedikit” tetapi tetap memberikan hasil performansi yang tinggi. Hal ini bisa terjadi karena

Proses eksekusi instruksinya sangat cepat. Arsitektur ini lebih baru dibandingkan dengan arsitektur CISC. Arsitektur RISC memiliki sedikit instruksi banyak register. Contoh mikroprosesor dengan artsitektur RISC adalah AMD 2900, MIPS R2000, SUN ,SPARC, MC 8800, ATMET 90S1200, 90S2313, 90S2323, 90S2343, 90S4434,90S8515

DATA SHEET SWITCH LAYER 2 DAN 3

A.    Data Sheet Switch yang berbentuk Layer 2

Data sheet adalah data lembar kerja. Jaringan maksimum Network Uptime dan ketahanan antara lain:

-          Menyediakan paket-kerugian tercepat perlindungan dan pemulihan dari gangguan Jaringan.

-          Fitur cepat, satu-ke tiga detik stateful failover antara pengawas mesin berlebihan

-          Jual opsional, berlebihan, kinerja tinggi Seri Cisco Catalyst 6500 Supervisor Engine 720, pasif backplane, multimodule Cisco EtherChannel teknologi, IEEE link 802.3ad agregasi, IEEE 802.1s saja, dan Hot Standby Router Protocol / Virtual Router Redundancy Protocol (HSRP / VRRP) fitur ketersediaan tinggi.

-          Cisco Catalyst 6500 Series dengan Cisco IOS Software Modularity meningkatkan efisiensi operasional dan meminimalkan downtime melalui infrastruktur perangkat lunak evolusi kemajuan. Dengan mengaktifkan modular IOS subsistem untuk berjalan dalam proses independen, inovasi ini:

-          Meminimalkan down time yang tidak direncanakan melalui proses  penyambuhan       diri.

-          Menyederhanakan perubahan perangkat lunak melalui subsystem In-Service Software Upgrades (Issu).

-          Mengaktifkan tingkat proses, kontrol kebijakan otomatis dengan mengintegrasikan Embedded Event Manager (EEM). Integrated High-Performance Network Security dan ManajemenIntegrated gigabit-per-detik modul layanan, disebarkan di mana perangkat eksternal tidak akan layak, menyederhanakan manajemen jaringan dan mengurangi TCO. Ini termasuk:

-          Gigabit Firewall: Menyediakan perlindungan akses

-          High-Performance Intrusion Detection System (IDS): Menyediakan perlindungan instraction ducation.

-          Analisis Jaringan Gigabit Module: Menyediakan infrastruktur yang lebih mudah dikelola dan penuh Remote Monitoring (RMON) support.

-          High-Performance SSL: Menyediakan kinerja tinggi, aman e-commerce      penghentian lalu lintas.

-          Gigabit VPN dan Standar-Based Keamanan IP (IPSec): Dukungan internet dengan biaya lebih rendah dan intra-kampus koneksi.

Layer 2: paket data IP address dikirimkan oleh ethernet.

Data link, layer ini lebih menspesifikan pada bagaimana paket data ditransfer data melalui media particular, atau lebih dikenal sperti ethernet,hub, dan switches.

Content-dan-Aware Aplikasi Layer 2 Melalui 7 Switching Layanan :

-          switching konten terpadu modul (CSM) memberikan kinerja tinggi, kaya fitur firewall server dan load balancing ke Cisco Catalyst 6500 Series, membantu untuk  memastikan yang lebih aman dan lebih mudah ditangani infrastruktur dengan kontrol belum pernah terjadi sebelumnya

-          Integrated multi-gigabit SSL percepatan, dikombinasikan dengan CSM, menyediakan kinerja tinggi solusi e-commerce.

-          Integrated multi-gigabit CSMS firewall dan memberikan yang aman, kinerja tinggi, solusi pusat data.

-          Software fitur-fitur seperti Network-Based Application Recognition (NBAR) meningkatkan pengelolaan jaringan dan pengendalian pemanfaatan bandwidth

Scalable Kinerja.

-          Memberikan industri tertinggi kinerja LAN switch, 400 mpps, didistribusikan menggunakan platform Cisco Express Forwarding.

-          Mendukung campuran dari Cisco Express Forwarding implementasi dan switch-kain kecepatan untuk pengkabelan lemari yang optimal, jaringan inti, data center, dan tepi WAN penyebaran, serta jaringan penyedia layanan.

B.     Data Sheet Switch yang berbentuk Layer 3

Layer 3 switching adalah istilah yang relatif baru, yang telah diperpanjang oleh berbagai vendor untuk menggambarkan produk mereka. Misalnya, satu sekolah menggunakan istilah ini untuk menggambarkan IP routing cepat melalui perangkat keras, sedangkan sekolah lain menggunakannya untuk menggambarkan Multi Protokol Lebih dari ATM (MPOA).

Layer 3 switch router dengan cepat forwarding dilakukan melalui perangkat keras. IP forwarding biasanya melibatkan pencarian rute, decrementing Waktu Untuk Live (TTL) menghitung dan menghitung ulang checksum, dan meneruskan frame dengan header MAC sesuai dengan port output yang benar. Lookup dapat dilakukan di perangkat keras, demikian juga decrementing dari TTL dan perhitungan kembali dari checksum. Router menjalankan routing protokol seperti Open Shortest Path First (OSPF) atau Routing Informasi Protocol (RIP) untuk berkomunikasi dengan lainnya Layer 3 switch atau router dan membangun tabel routing mereka. Routing tabel ini dicari untuk menentukan rute untuk paket masuk.